

$$(450, 180)h - 60h \approx 120h$$

↑
horas
close

Vicente García 4011
Coordinador

Escribir correo a los tres profesores de la asignatura.

Conocimiento sobre fundamentos de computadores.

PLDs

Combinacionales
Conjuntos completos

Día anterior

Circuitos secuenciales **Bistables**

- Automatas

RS

Deleg

JK

T

Asíncronos
(latch)

Síncronos

Por nivel 


Por flanco 

Contador y
registros

Asíncrono varios relojes

Síncrono TODOS los bistables por el
mismo CK.

Contadores asíncronos



Flanco de subida
Ascendente

Flanco de bajada
Descendente

Depende del flanco
y de la salida Q , $\bar{Q}$

Divisores de frecuencia


Contadores síncronos $\leftarrow$ Con los bits Q^{i-1}

Registro (normalmente tipo D)

Registro universal

P/S	I/D	D_i	Función
0	0	'0'	
0	1	D_{i+1}	
1	0	Q_{i+1}	
1	1	Q_{i-1}	

Memorias



Estructura de campo

Ca1

Ca2

IEEE 754 como flotante

Arquitectura { - Von Neuman } ^{Bus datos} ^{Bus direcciones} } separados

Flags

Memoria

Formato instrucciones

Fases Automata a Unidad de Control

- Cableada $\leftrightarrow$ Puertos ^{MUX + Contador}

- Micro Programada $\leftrightarrow$ Sequenenciador + Memoria de Control

Profundidad logica


Retardo estatico $\leftrightarrow$ tiempo de transmision de la puerta

Retardo dinamico $\leftrightarrow$ que el cambio de la entrada permita ver la salida.

Ciclos de trabajo

Los flancos tienen su tiempo de subida y bajada
no se puede aumentar la frecuencia de más

Slew-rate (SR)



Electronica de potencia

Adaptacion de senales

Metodología $\leftarrow$ Herramientas CAD


PCD $\begin{cases} \text{PLA} \\ \text{PAL} \end{cases} + \text{Registros}$

Organización CDRs $\leftarrow$ Distribuidos (FPGA)

Pag 34. Slave Rate

LUT (Look Up table) $\rightarrow$ Xilinx

FFTs $\leftarrow$ Transformada rápida de Fourier



CLBs en SLICE



Que son los switch, PIP, CLB, PSM, BOX

PIP Componentes
 $\uparrow$
puntos de memoria
 $\uparrow$
lineas segmentadas

Tecnologías de programación

ISP (In system Programmable) $\leftarrow$ usb a ISP

OSP (off system "...") $\leftarrow$ se extrae a zócalo

Tecnología

- Fusible $\leftarrow$ One Time Programmable No volátil
- SRAM $\leftarrow$ Reconfigurable (limitado) Volátil
- EPROM $\leftarrow$ One Time No volátil
- EEPROM $\leftarrow$ Reconfigurable No volátil

Metodología de diseño



ISA ← Conjunto de instrucciones que sigue la máquina

Tema 4 Modelización

Próximo jueves lab (mirar que lab en moodle)

simulación

synthesis → paso a "hardware"

Elementos básicos

Dentro de concurrente

Process → todos los procesos se lanzan a la vez, cada proceso secuencial

Block → todos los procesos son concurrentes

Para la misma entidad → Distintas arquitecturas

Detector secuencial Probar VHDL

Generic (n bits) → Lo más fácil definir con flujo de datos
Generic (N: tipo_dato)

Funciones → instantáneas (tiempo 0, no avanza) → todos los parámetros de entrada

Procedimientos → secuenciales → permiten WAIT
→ Afectan a cosas más globales

Funciones de resolución → control del bus de datos

Viene información de varios sitios →

USE nombre_paquete ALL

← previamente compilado

control por el triestado

LIBRARY nombre_libreria

se usa (y compila) TODA la libreria

USE nombre_libreria.nombre_paquete.nombre_entidad

se usa (y compila) solo esa entidad

Evitar bucles combinacionales

